7 Jul 2026, 13:04 UTC568 views29 reactionsread 8 August 2026 Привет, всем. Решил продолжать проект, но чуть снизив темп. Возможно, веду минимальную плату за некоторые курсы 200-500 рублей разово, просто чисто поддержать проект.
Скоро выпущу курсы по Cocotb в приложении SoloBit. Также может скоро добавлю задания по Cocotb в расширение VS Code к заданиям Verilog/SystemVerilog с автоматической проверкой!
❤16🔥9👍4
25 Jun 2026, 10:35 UTC954 views2 reactionsread 8 August 2026 Сервер дорожает. Нужно ваше мнение. 😕
Прилетело письмо от провайдера: я превысил лимиты, и стоимость сервера повышается. Никаких платных курсов, рекламы и прочего у меня нет - проект существует на чистом энтузиазме.
Оплачено еще на 2–3 недели вперед, но продолжать по новым ценам экономически невыгодно. Доплачивать из своего кармана при текущих цифрах я не готов... Если ничего, не придумаю-то просто сверну проект(са…
🤔2
24 Jun 2026, 14:47 UTC918 views14 reactionsread 8 August 2026 Скоро в SoloBit: курс по Cocotb — верификация на Python
Мы запускаем новый курс в приложении SoloBit, и он посвящен Cocotb - самому мощному opensource-инструменту для верификации HDL-проектов. Cocotb позволяет писать тестбенчи для Verilog и SystemVerilog на чистом Python. Будет использоваться сocotb в связке с verilator, чтоб каждый в домашних условиях мог запустить тестирование, а c использовании Проприетарное ПО н…
🔥7👍5❤2
21 Jun 2026, 09:04 UTC750 views10 reactionsread 8 August 2026 Photo
По поводу ТЗ
Для начинающих (легкие задания на Verilog) мы даем упрощенное ТЗ, чтобы не перегружать. Для Verilog средней сложности и весь SystemVerilog - полное подробное ТЗ, так как эти задачи требуют глубокого понимания спецификации.
Был замечен баг(timeout верификация). Отчет не показан, встречается очень редко!! Просто перезапустите верификацию, и отчет будет показан нормально. Данный баг устраню в следующем об…
👍8❤2
Channel name was changed to «Solobit & DocsTech | Verilog, VHDL»
18 Jun 2026, 16:27 UTC757 views13 reactionsread 8 August 2026 Video
SoloBit CheckMate уже в VS Code!
Расширение полностью готово. Его можно будет скачать VS Code во вкладке с другими расширениями. Расширение работает только с интернетом(без интернета в следующем патче) и требует входа в аккаунт SoloBit.
✅ Yosys RTL - это стримовое построение схемы без необходимости знания команд Yosys.
✅ Четкое ТЗ включающая
✅ Полная верификации кода
✅ Отладочной информации на русском языке с выдел…
🔥13
13 Jun 2026, 16:10 UTC864 views24 reactionsread 8 August 2026 Было очень сложно создавать в соло такого масштаба приложение... Ядро вышло тяжеловесным и требует довольно много ресурсов от сервера.
Если хотите поддерживать проект вместе со мной или дать крутую идею для реализации, напишите мне @skand_en или просто поддержите лайком 😊
❤14👍8👏2
13 Jun 2026, 16:03 UTC950 views28 reactionsread 8 August 2026 Photo
Расширение SoloBit CheckMate полностью готово!
Расширение полностью готово. Его можно будет скачать VS Code во вкладке с другими расширениями через 2-3 дня. В первом патче реализовал функции:
✅ Yosys RTL - это стримовое построение схемы без необходимости знания команд Yosys. Редактируешь файл, сразу видно изменения без ручного обновления схемы!
✅ Четкое ТЗ включающая: Общую информацию, функциональное описание, Инте…
❤🔥12🔥7👍5❤4
30 May 2026, 16:37 UTC962 views7 reactionsread 8 August 2026 Задержка с выводом расширения...
К сожалению, выход расширения задерживается еще на неделю(
Пришлось переписывать движок, чтоб верификация кода через тесты были быстрыми... На старом движке (простая верификация составляла 10 минут)
🔥5😢2
22 May 2026, 17:33 UTC≈1,240 views15 reactionsread 8 August 2026 Video
🔥 Скоро выйдет расширение SoloBit CheckMate 🔥
Весь функционал реализовал! Осталось протестировать. Задачи пока только по Verilog и SystemVerilog.
Скачать можно будет, как обычное расширение в VS Code. Через 3-7 дней запустим😊
🔥12👍2❤1
12 May 2026, 14:45 UTC≈1,450 views51 reactionsread 8 August 2026 Выучить Verilog/SystemVerilog за неделю, не зная схемотехники? Это больше не фантазия.
Я решил убрать главную боль всех, кто начинает путь в Hardware Description Languages. Я на финишной прямой разработки расширения для VS Code, которое перевернёт представление о том, как нужно учить Verilog и SystemVerilog.
⚡️ Как это работает?
Вы просто сидите в привычном редакторе кода. Расширение само выдаёт вам задания, а вы п…
❤24🔥20👍3🤔3💩1
9 May 2026, 09:16 UTC≈1,090 viewsread 8 August 2026 Photo
26 мая 2026 года в Санкт-Петербурге пройдёт весенний слёт FPGA-сообщества — в этот раз в формате вечерней встречи.
В программе:
▪️ RTL-разработка и синтез
▪️ документирование RTL
▪️ применение ИИ в FPGA/ASIC-разработке
Но на этом программа не заканчивается — будет и многое другое.
👉🏻Чтобы ничего не пропустить, регистрируйтесь на участие в удобном формате: офлайн или онлайн.
Showing the 12 most recent of 16 posts we hold for @docstech_offical. View and reaction counts are the latest single reading for each post, not a live figure, and a recent post is still accumulating both. A view count marked ≈ was rounded by Telegram before we ever saw it — t.me prints views in full below 1,000 and to three significant figures above, so ≈1,200,000 means somewhere between 1,150,000 and 1,249,999. Unmarked counts are exact. Text is reproduced from the public post preview and truncated for length.